[註1：括號()中有時註明我所知道的相關代理商，但不表示只有我列出的才有代理。]
[註2：主要參考Boucher-Lensch Associates在2009-03發表的報告，原文解讀或有出入，敬請指正！]

什麼是MEMS？MEMS是微機電系統(Micro Electro Mechanical Systems)的英文縮寫，雖然早在1980年代，最初的MEMS產品就以經商轉，但相對於已經成熟發展的IC產業而言，MEMS或許才剛踏入「青少年時期」呢！

MEMS並非一項展品，而是一大類產品的總稱，基本上MEMS元件都有個共通點：作為物理訊號和電子訊號的橋樑，可能是把物理訊號轉為電子訊號，也可以是接收電子訊號後轉為物理作用。最早期的MEMS元件有三大類：

(1) 壓力感測器 (pressure sensor)
(2) 印表機噴墨頭 (inkjet printer head)
(3) 光感測元件 (micro-mirror digital projectors, MDP)

公司成立於中華民國六十三年八月十一日，公司為利基型積體電路模組構裝及陶瓷電路板製造廠商，核心技術為模組的微小化構裝以及陶瓷電路板製程，主要營運範圍為通訊、高頻、高功率、偵測器、車用等應用。主要應用於下列相關個別產品：

(1)功率放大器模組(PA module)
(2)射頻前端模組(RF Front End Module)
(3)影像感知器構裝(Image Sensor Package)
(4)DMD(Digital Mirror Device)構裝
(5)系統整合構裝(SiP)
(6)高亮度LED基板
(7)用於汽車電子之厚膜基板及混合積體電路
(8)用於軍用電子之混合積體電路

公司之陶瓷電路板為進行模組構裝之重要原物料，故除外售之外，亦有部分為內需目的而生產。

360°科技─MCP多晶片封裝

【轉錄自精機通訊    積體電路IC及晶片封裝簡介    姚瑞文  撰】

當半導體業界在誇耀新製程技術突破、摩爾定律持續適用時，對封裝技術者來說，苦頭才正要開始，因為用新製程實現的晶片不可能以裸晶方式來運作，一定要有對應、搭配新製程的晶片封裝，然而製程技術愈是先進、縮密，封裝技術就要承受愈多新製程所一併帶來的壓力與挑戰，要因應新壓力與新挑戰，也就意味著封裝技術要有新作法、新嘗試，才能克服或舒緩新壓力。

封裝也可以說是指安裝半導體積體電路晶片用的外殼，它不僅擔任放置、固定、密封、保護晶片和增強導熱性能的作用，而且還是溝通晶片內部世界與外部電路的橋梁──晶片上的接點用導線連接到封裝外殼的導線上，這些導線又透過印刷電路板上的導線與其他零件建立連接。因此，對於很多積體電路產品而言，封裝技術都是非常關鍵的一環。 

對於記憶體這樣以晶片為主的產品來說，封裝技術不僅保証晶片與外界隔離，防止空氣中的雜質對晶片電路的腐蝕而造成性能下降；而且封裝技術的好壞還直接關系到與晶片連接的印刷電路板（PCB）的設計和製造，從而對晶片自身性能的表現和發揮產生深刻的影響。 

首先，在相同面積內可以容納更多的電晶體、更多的電路，更多的電路一般也意味著需要跟晶片外有更多的連通，這表示相同的封裝內需要有更多的接腳數目，而接腳數增加的需求即是一項壓力。

　

早期DIP封裝

晶片的封裝技術種類實在是多種多樣，諸如DIP，PQFP, TSOP, TSSOP, PGA, BGA, QFP, TQFP, QSOP, SOIC, SOJ, PLCC, WAFERS……，一系列名稱，看上去都十分繁雜，其實，只要弄清晶片封裝發展的歷程也就不難理解了。

晶片的封裝技術已經歷經好幾代的變遷，技術層級一代比一代先進，包括晶片面積與封裝面積之比越來越接近，適用頻率越來越高，耐熱性能越來越好，以及導線數增多，導線間距減小，重量減小，可靠性提升，使用更加方便等等，都是看得見的變化。

20世紀70年代時，晶片封裝流行的還是對稱腳位封裝，簡稱DIP(Dual ln-line Package)。DIP封裝在當時具有適於在PCB的導孔上焊接固定的特性，具有比TO型封裝易於對PCB佈線以及操作較為方便等一些特點，其封裝的架構形式也很多，包括多層陶瓷DIP，單層陶瓷DIP，導線框架式DIP等等。但是衡量一個晶片封裝技術先進與否的重要指標是晶片面積與封裝面積之比，這個比值越接近1越好。比如一顆採用40根I / O導線塑膠雙列直插式封裝(PDIP)的晶片為例，其晶片面積/封裝面積=（3 x3）/（15．24 x 50）=1︰86，離1相差很遠。不難看出，這種封裝尺寸遠比晶片大的多，說明封裝效率很低，占去了很多有效安裝面積。

QFP（Quad Flat Pack）封裝，QFP封裝法與LCC封裝法相同，都是在封裝體的四邊配置接腳，但是接腳的設計更精巧、緻密，使得接腳數可以持續增加，QFP最高可以至208-pin、216-pin的層次，過去有長達數年的時間都只能用QFP封裝來因應高接腳數需求的晶片。雖然QFP還可以持續增加接腳數，但必須讓原有的接腳寬度更為縮減，如此在有限的四邊邊長上才能放置更多接腳，然此不僅製造難度提升，晶片焊接應用後的量測也更加困難（在JTAG邊界掃瞄技術尚未提出前），成本也更高，因此並不普及。

到了80年代出現的封裝技術以TSOP為代表，它很快為業界所普遍採用，到目前為止還保持著記憶體封裝的主流地位。TSOP是英文Thin Small Outline Package的縮寫，意即小型化封裝。TSOP記憶體封裝技術的一個典型特徵就是在封裝晶片的周圍做出導線，如SDRAM記憶體的積體電路兩側都有導線，SGRAM記憶體的積體電路四面都有導線。TSOP適合用SMT技術在PCB上安裝佈線。TSOP封裝外形尺寸時，電流大幅度變化時，引起輸出電壓擾動減小，適合高頻應用，操作比較方便，可靠性也比較高。

20世紀90年代隨著合成技術的進步、設備的改進和新製程的使用，LSI、VLSI、ULSI相繼出現，晶片合成度不斷提升，I / O導線數急劇增加，功率也隨之增大，對積體電路封裝的要求也更加嚴格。

▲大眾對積體電路、IC、晶片的第一印象，即是過往最普及盛行的DIP封裝模樣，長條、穿孔焊接用的金屬接腳，使整個封裝的外型容易與蜈蚣聯想在一起，DIP封裝小至4-pin、6-pin，大至40-pin、68-pin。然今日已愈來愈少使用。

近代球式封裝--BGA

BGA封裝為何能夠容納更多的接腳數？答案在於：再次改變接腳配置、設計的規則，過去DIP僅用封裝的左右側邊，QFP則是使用四個側邊，如此接腳數目的增加都受限在邊長上，要增加邊長就必須增加封裝體的長寬面積，進而使封裝成本增加。相對的，BGA運用整個封裝體的底部面積來安排、設置接腳，接腳的放置從「四個側邊」改成「整個底面」，如此自然可以讓接腳數目大增。為滿足發展的需要，在原有封裝模式的基礎上，又增添了新的模式──球格式封裝(Ball Grid Array，BGA，也稱為錫球陣列封裝或錫腳封裝體)。 

BGA 封裝技術有這樣一些特點︰I / O導線數雖然增多，但導線間距並不小，因而提升了組裝良率；雖然它的功率增加，但BGA能改善它的電熱性能；濃度和重量都較以前的封裝技術有所減少，信號傳輸延遲小，使用頻率大大提升，可靠性高。不過BGA封裝仍然存在著佔用基板面積較大的問題。 

　

漸露頭角的CSP

在BGA技術開始推展的同時，另外一種從BGA發展來的CSP封裝技術正在逐漸展現它生力軍本色。

CSP，全稱為Chip Scale Package，即晶片型封裝的意思，也有人稱Chip Size Package，相同的縮寫字母（S）卻有不同的全寫字。作為新一代的晶片封裝技術，在BGA、TSOP的基礎上，CSP的性能又有了大量的躍升。

CSP封裝可以讓晶片面積與封裝面積約為普通的BGA的1/3，僅僅相當於TSOP記憶體晶片面積的1/6。這樣在相同體積下，積體電路可以裝入更多的晶片，從而增大單位容量。也就是說，與BGA封裝相比，同等空間下CSP封裝可以將儲存容量提升三倍。不過，也有人直接以面積來定義，只要外部封裝面積小於內部裸晶面積的150％，都能算是CSP。CSP封裝不但體積小，同時也更薄，其金屬基板到散熱體的最有效散熱路徑僅有0.2mm，大大提升了晶片在長時間運作後的可靠性，線路阻抗顯著減小，晶片速度也隨之得到大幅度的提升。

此外，環保上的壓力，晶片（或封裝）業者近年來就已經感受到壓力，因此提出了無鉛式封裝（Lead Free），有的強調全公司的晶片產品都已奉行無鉛政策，有的是9x％以上的產品都已採行無鉛，另外也有自我發佈承諾，在200x年以後會邁入完全無鉛出貨。這些環保法律限令也一樣要考驗現有的封裝技術與製程。